更新中
研究課題：ブレインモルフィックコンピューティングハードウェア基盤の構築
研究の概要：
脳の独特で高度・高効率・人間的な情報処理は未だに実現できず、 デジタル計算パラダイムの大転換が必須である。そこで、新たな計算の枠組み としてブレインモルフィックコンピューティングを創生し、これを高効率・高 性能なハードウェアとして実現するための基盤を構築する。このため、脳の生 物物理を、デバイス物理とダイナミクスを直接利用することによりボトムアッ プ的に再構成する。この際、脳の基本的な構造である階層的フィードバックを 伴う双方向入れ子構造を脳型アーキテクチャとして構築し、脳に特異的な情報 処理様式・機能を創発させる。さらに、ハードウェア試作により提案基盤の検 証・解析を行い、新たな計算原理の探求に挑戦する。
研究の目的：
本研究は、脳が持つ特異的な情報処理様式、例えば、選択的注意、
情報の並列分散表現・処理・記憶とそれらの統合、予測・推論・学習、意識・
無意識、情報の取捨てと補完、プロセスによる情報処理、自律性・身体性など
を、脳型のハードウェアとして工学的に実現するために、脳科学の知見の基、
新テクノロジー、新アーキテクチャを相互に整合させた、ブレインモルフィッ
クコンピューティングハードウェアの基盤を構築することを目的とする。
特にこの際、スピントロニクスデバイスのような新奇半導体デバイスの
物理特性・ダイナミクスを直接活用した、脳計算様式創発的なボトムアップ・
構成論的手法により、テクノロジーとアーキテクチャを一体として開発する。
さらに、ブレインモルフィックコンピューティングハードウェアによる脳特異
的機能の工学的実装を通して創発する新しい計算原理を解明し、ひいては脳の
計算原理に迫ることも目的である。
2023年度の研究計画：
- 脳型デバイス・回路基盤の構築：
三端子型スピントロニクスシナプス・ニューロン素子の試作を複数回行い、 良好な動作が実現可能な材料・素子構成に関する知見をまとめるとともに、 測定を通して数理モデルの精度を向上させる。 共鳴トンネルダイオード(RTD)デバイス試作を進め、負性抵抗特性を確認する。 さらに、CMOS回路と接続して自励発振ニューロン回路・ネットワーク動作を実証する。 RTDデバイスで所望の動作が得られない場合は、CMOS回路による代替を検討する。 - 脳型アーキテクチャの構築：
提案した強化学習型リザバーニューラルネットワーク(RNN)モデルの階層化・緻密化を行い、 応用範囲拡張を図る。さらに、感覚情報前処理や多自由度運動制御への拡張を試み、 多様なタスクでの評価を進める。 また、2022年度に検討したカオスRNNにより、脳幹ネットワークプロトタイプの構築を検討する。 さらに、新たに時空間学習記憶ネットワーク(STLMN)を応用した方法についても検討する。 なお、STLMNに関しては、現在同期式数値シミュレーションを行っているが、 非同期的にスパイクが伝播するよう方法を変更する必要がある。 また、脳・神経系の数理モデル構築も進展させ、ハードウェア実装を想定した数理モデル研究を加速する。 - 脳型基本システム試作：
半導体不足のため2022年度にできなかったスピントロニクス/CMOS混成回路のプロトタイプ試作に挑戦する。 また、2022年度にレガシープロセスにより試作したスパイキングニューロン回路を先端プロセスに移植する。 STLMNについても、個別部品を活用したアナデジハイブリッド回路による実装を行う。 - データ解析：
2022年度までに開発した時系列およびネットワーク構造解析手法をさらに発展させることに加え、 脳計算原理の解明に向け、これまでに構築してきたコアネットワークの解析を行う。 -
脳型デバイス・回路基盤の構築：
３端子アナログ（シナプス）素子、バイナリ（ニューロン）素子を実現し、 その基本動作特性を測定する。また前年度までで構築した数理モデルを発展させ、 ニューラルネットワークおよび回路システムのシミュレーションを行う。 また、発火機能を付加するRTDデバイスの試作を進め、負性抵抗特性と発火特性を確認する。 その上で、CMOSニューロン回路と接続し、自励発振機能を有するニューロン回路の動作を検証する。 - 脳型アーキテクチャの構築：
れまで構築したスパイキング神経回路網モデルを、低い発火率の実際の皮質細胞の挙動を忠実に再現できるように改良する。 リザバーニューラルネットワークについては、報酬修飾型レザバーと予測符号化を組み合わせたモデルについて、 モデルの応用の範囲を拡張する。 さらに、時間遅れ学習やネットワークの階層化により、より広いクラスの問題に応用できるアーキテクチャを探索する。 また、ハードウェア実装を想定したリザバーニューラルネットワークの数理モデル研究を加速する。 - 脳型基本システム試作：
リザバーニューラルネットワークを核として階層的にシステムを構築することにより、 自己や注意などの脳の高次機能を実現するシステムの実装について検討する。 また、発火機構を追加したスピントロニクスニューロン素子とシナプス素子を構成要素とした自己組織学習ネットワーク回路システムの設計を行う。 -
脳型デバイス・回路基盤の構築：
堀尾（代表者）と深見（分担）により、スピントロニクスニュー ロンおよびシナプスデバイスの熱ダイナミクスを用いた数理モデ ルを完成させる。その数理モデルを用いてSpike Timing Dependent Plasticity (STDP)学習ネットワークのシミュレーショ ンを行う。さらに、その結果をデバイス製造へと還元し、脳型素 子の改良を行う。一方、堀尾と佐藤（分担）、櫻庭（研究協力者） は、ニューロンデバイスの発火機構を担うスパイキングデバイス の開発を行うとともに、CMOSデバイス・回路との融合をはかる。 - 脳型アーキテクチャの構築：
階層的入れ子構造の元となるコアネットワークを探求し、コアネッ トワークアーキテクチャを提案する。これは、主に堀尾、藤原 （分担）、加藤（分担）が行う。さらに、大脳辺縁系以下の、特 に自己状態の表現を行っている基本的な脳構造や、視床下部や扁 桃体付近の強化学習ネットワークなどに着目し、リザバー計算を 核としてモデル化する。これは、堀尾、香取（分担）、鈴木（分 担）が中心なって行う。この際、池口（分担）、島田（分担）ス パイク列データ解析の手法を改良してスパイク列による時空間情 報表現へと応用する。 - 脳型基本システム試作：
１．のデバイスを応用し、２．で提案するアーキテクチャを集積 回路として実装するための基本的な準備を開始する。特に、ニュー ロンデバイスへの発火機構の追加や大域的な状態制御機構につい て回路的に検討する。これは、堀尾、佐藤、深見、櫻庭および森 江（研究協力者）を中心に実施する。この際、１．のデバイス数 理モデルを回路モデルに変換して回路シミュレータSPICEへの導 入を行う。 -
脳型デバイス・回路基盤の構築：
Kurenkov（分担）、深見（分担）らが世界に先駆けて開発したアナログスピントロニク スデバイス（SOTニューロン、SOTシナプス）を中核として研究を 進める。これらのデバイスは、内包する物理特性により、Leaky Integrated Fire (LIF)型のニューロン特性と、原理的に付加的 な学習回路無しでSpike Timing Dependent Plasticity (STDP)特 性を持つシナプス特性が実現できる。しかし、ニューラルネット ワーク（NN）を構築するために必要な、物理原理に基づく簡素な 数理モデルが無い。そこで、1.1）これらのデバイスの物理現象 に立脚した数理モデルを提案し、さらにこれを用いて回路解析・ 設計用のSPICEコンパクトモデルを構築する。さらに、1.2）構築 したモデル用いて、CMOS回路を統合したNN回路の基本要素のシミュ レーションを行い、デバイスパラメータの調整やモデルの改良を 行う。その際、デバイス設計・試作をKurenkov、深見、佐藤（分 担）、櫻庭（研究協力者）が担当し、また、数理モデルの構築を 堀尾（代表者）、佐藤、櫻庭がデバイス班との協働により行う。 - 脳型アーキテクチャの構築：
局所的なネットワークコア （NC）から大域的な構造まで、脳内の様々な領野や階層で普遍的 に観測されるアーキテクチャの特徴は、ア）階層的であり、これ により構造的複雑性があること、イ）双方向的相互作用と階層的 フィードバックがあることである。そこで、以下の項目を主に計 算機シミュレーションを用いて行う。2.1）それ自身も再帰的入 れ子構造を反映した神経ネットワークからなる局所的なNCを提案 する。次に、例えば、脳幹核のような脳の構造を参考に、2.2） NCを階層的かつ再帰的に結合した大域的ネットワーク構造を探索 する。この際、2.1）を堀尾、藤原（分担）、加藤（分担）、森 江（研究協力者）が、2.2）を堀尾、池口（分担）、香取（分担）、 鈴木（分担）、島田（分担）が協力して行う。
2022年度の研究計画：
2021年度の研究計画：
2020年度の研究計画：